广播作为一种传输信息的媒体，以其受众面广、时效性强、灵活性高的传播方式深受大众喜爱。随着当今新技术的不断涌现，新的技术和传播方式为广播媒体的资源整合、提供了新平台。广东电台近年来不但利用新媒体技术开播了网络电台，还涉足电视业，相继开办了“邮轮旅游”、“开心购物”两个电视频道。因此，我们需要对数字视频信号进行测量，以便有更好的方法来检测数字视频系统的误码及误码率，这对于数字电视本身的发展以及很多其他方面的应用都是有帮助的。
在过去传统的模拟视频系统中，信号的信杂比会随着传输距离的增大而越来越低，图像也越来越模糊，我们可以通过在示波器上对模拟信号的波形进行观察，来检测信号的误码率等指标；而与模拟系统不同的是数字视频信号在传输过程中会出现一个突变点，在此突变点之前几乎是无故障工作，基本与传输距离无关。对于数字信号的误码检测来说，由于数字信号传输的只是一个由“0”，“1”组成的数字序列，使得对波形的观察失去了原有的意义。更何况，数字信号的失真和模拟信号的失真相比，由于数字信号中有“崩溃点”的存在而有着很大的不同。所以如果还一昧的沿用对模拟系统的检测方法，则很有可能测多少合格多少，根本得不到我们需要的结果。
通过对串行数字分量视频信号以及数字系统测量方法的研究后，本人设计了一个串行数字视频信号的传输仿真系统，建立了一条串行数字分量视频信号的传输通路，通过汇编语言编程产生不同的瞬时干扰脉冲，再用可编程逻辑器件来实现不同脉冲对串行数字分量视频信号的干扰，最后将接收到的数字信号输出到视频检测仪上进行观察。即通过制造人为的误码，仿真实际的传输系统来观察数字系统受到干扰的情况。
一. 系统硬件电路总体设计框图
二. 芯片介绍
Cable Equalizer（电缆均衡器），在此采用CLC014芯片，它是一种低功耗的自适应电缆均衡器，用来补偿数据在传输电缆线中造成的损耗。只需要一个CLC014芯片和极少数的外部器件就可解决高速数据修复问题。
Hotlink Receiver(Hotlink的接收机),在此采用9334芯片，Hotlink接收机通过三个差分PECL驱动器输出串化了的数据。每个输出对都可以将该串行数据流传输至不同的终端或可以用作多余的信道。为了使其正常工作，这些PECL输出端口要求有正确的偏置和终端。CY7B9334有两种工作方式，一种为Encoded方式，8/10B解码后，输出8比特的并行数据；一种为Bypass方式，没有8/10B编解码过程，直接输出并行数据。实验中采用Bypass方式。
Hotlink Trasmitter(Hotlink的发射机),在此采用9234芯片，它是Hotlink公司提供的设计简单的接口。在基于DVB-ASI应用的构造中，Hotlink的发射机接收8位的并行数据， 信号和SVS信号。在串化数据之前先按要求对其8位或10位编码。管脚MODE应该接地，从而产生一个270Mbaud的固定的串行信号率，它有两种工作方式，Encoded和Bypass与CY7B9334配合使用。实验中采用Bypass方式。
Cable Equalizer（电缆均衡器），在此采用CL007芯片，该芯片是一种高速电缆驱动芯片，适用于SMPTE 259M串行数字信号传输标准，可以驱动75Ω传输线，传输速率高达400Mb/s；控制着输出端的上升和下降时间，使传输感应抖动降到最低。它可以作为数字分配放大器，缓冲器，数字同轴电缆驱动器，ATM适配器和双绞线驱动器；是具有双输出端的串行数字电缆驱动器。
ZLG7289A：ZLG7289A是具有SPI串行接口功能的可同时驱动8位共阴式数码管的智能显示驱动芯片，该芯片同时还可连接多达64键的键盘矩阵，单片即可完成LED显示、键盘接口的全部功能。它的内部含有译码器，可直接接受BCD码或16进制码，并同时具有2种译码方式，此外，还具有多种控制指令，如消隐、闪烁、左移、右移、段寻址等。该芯片具有片选信号，可方便地实现多于8位的显示或多于64键的键盘接口。
AT89s52：AT89s52是一种低损耗、高性能的CMOS8bit微型控制芯片。这个微型控制芯片内含8Kb系统内的闪存程序，它与80C51的结构和管脚的工业标准相兼容并允许对已存储的程序在系统内重新编程。AT89s52提供以下标准特性：8Kb闪烁，256b的RAM，32条输入/输出线，两个数据校准器，3个16b的寄存器，一个完全双工串行端口，芯片振动器和时钟电路。
CPLD（Complex Programmable Logic Device）即复杂可编程逻辑器件，它是20世纪90年代初由GAL器件发展而来的，其主体仍是与-或阵列，因而称之为阵列型HDPLD。CPLD是复杂的PLD，专指那些集成规模大于1000门以上的可编程逻辑器件。它由与阵列、或阵列、输入缓冲电路、输出宏单元组成，具有门电路集成度高、可配置为多种输入输出形式、多时钟驱动、内含ROM或FLASH(部分支持在系统编程)、可加密、低电压、低功耗以及支持混合编程技术等突出特点。所以CPLD比较适合于逻辑复杂、输入变量多但对触发器的需求量较少的逻辑型系统。MAX7000系列产品与高速数据采集系统的要求相符，十分适合于高速设计。该处采用MAX7000芯片，它在结构上包含有32-256个宏单元，每16个宏单元组成一个逻辑陈列块（LAB），共有2-16个LAB。每个宏单元有一个可编程的“与”陈列和一个固定的“或”陈列，以及一个触发器，这个触发器具有独立可编程的时钟、时钟使能、清除和置位等功能。
三. 系统工作流程
①TSG601串行数字分量信号发生器输出一路串行数字分量视频信号进入到Cable Equalizer(CLC014芯片,电缆均衡器)，该芯片允许单一或差分输入驱动，它有效地抑制了信号的噪声干扰度，及时补偿了数据在传输电缆线中造成的损耗，解决了数据修复的问题。从CLC014出来的信号一路经Cable Driver（CLC007芯片，高速电缆驱动芯片），该芯片以高达400Mps的数据率驱动75欧传输线，有效地传输数据请求（可通过示波器接在该芯片输出端观察输入的信号是否受损）。②另一路经Hotlink Receiver（9334）实现了比特流信号由串行到并行的转变，该芯片运用了高性能集成PLL时钟同步器，从传输数据流中抽取一比特率的时钟，由单个字节比特转变为10比特字符。③与此同时，我们利用汇编语言编程产生所需要的不同的瞬时脉冲，将程序烧写到89s52芯片里，该芯片连接到具有SPI串行接口功能的zlg7289，可完成数码管显示、按键接口的全部功能。此外，再通过可编程逻辑器件（CPLD）的编程烧写到EPM7128芯片来产生干扰码对其进行控制。即将经过9334串并转换后所产生的10比特并行信号和之前单片机产生的脉冲，进行“取反”、“与”运算来改变原数据码流的值。④将运算后所得的10比特数据并行输出到Hotlink Transmitter（9234）进行并串转换，该串行数据输出到一个差分ECL串行端口（OUTA），再次经电缆驱动芯片—Cable Driver（CLC007）高速地传输有效数据。
四. 脉冲的产生
实验通过汇编语言编程，由键盘控制产生脉冲。其中，单片机的P0口、P2口接上拉电阻，作为I/O口。P0.0、P0.1、P0.2、P0.3作为键盘状态输入口。P0.4、P0.5、P0.6、P0.7作为显示器段选控制端口；P2口作为显示器位选控制端，根据按键值，查表给出适当位选码，配合段选码动态显示。
实验中，定义按键的意义分别为：第一个按键产生37us的负脉冲；第二个按键产生的负脉冲比前一次产生的负脉冲宽度宽37us；第三个按键产生的负脉冲比前一次产生的负脉冲宽度少37us；第四个按键不产生脉冲。此时四个显示器显示“8”，此功能在开机时用于显示器检测。
四个显示器动态显示产生的负脉冲的宽度，从右向左依次显示个位、十位、百位和千位。实验中选定P1.0作为脉冲输出端，初始值为高电平。
五. 干扰过程
此次实验中，我们首先是采用单片机（具体的为AT89s52），利用汇编语言编程来产生所需要的不同的瞬时脉冲。再使用可编程逻辑器件来对数字信号在传输过程中受干扰的情况进行模拟；即通过对可编程逻辑器件的编程来对其进行控制。将经过串并转换后所产生的10比特并行信号和之前单片机产生的脉冲，通过简单的“与”运算，来改变原数据码流的值，再将此运算后所得的10比特数据并行输出到串化器进行并串转换。实际我们采用的可编程逻辑器件为EPM7128芯片。EPM7128芯片具有多个I/O管腿，可以满足实验中多I/O管腿的需求。同时，采用的是Altera公司的开发工具MAX+PLUSⅡ,用硬件描述语言VHDL来对硬件电路进行描述。
在数字电视没有普及的情况下，要对其系统所有可能受干扰情况进行检测无疑是一件困难的事情，不但受干扰情况复杂，并且维护成本较高。通过本次对电路板的测试，已经可以通过人为地进行干扰，检测出相当一部分数字系统受到干扰的情况，该课题具有很大的实用性，能够为数字视频测量设备的研发提供一个开发平台，对数字电视本身的发展以及很多其他方面的应用都是及其有利的。B&P
整个电路板原理图如下：
参考文献：
《数字电视原理与应用》 《数字视频测量技术》 《数字视频技术及其应用》《数字技术：数字电视原理与应用》 《数字电视基础》